PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02073747 A

(43) Date of publication of application: 13 . 03 . 90

(51) Int. CI

H04L 12/56 G06F 9/46

(21) Application number: 63225674

(22) Date of filing: 09 . 09 . 88

(71) Applicant:

NEC CORP

(72) Inventor:

SUZUKI KOJI

(54) CIRCUIT CONTROLLING EXCHANGE PROCESSING WAITING QUEUE WITH PRIORITY

(57) Abstract:

PURPOSE: To improve the exchange processing capability of a packet data by reading out with priority address information in the inside of a hardware pointer queue corresponding to a packet data with high priority, if any, when a processor reads out the hardware pointer queue.

CONSTITUTION: A memory 12 stores each exchange processing wait queue from lots of kinds of packet data transferred from a subscriber for each data with different exchange processing priority in the descending order from the packet exchange processing with the highest priority depending on the kind. Plural hardware pointer queues 3-5 set a head address of a packet data for each exchange processing wait queue of the packet data. A processor 1 controls it that the address information stored in the inside of the hardware pointer queues 3-5 corresponding to the packet data with high priority is read with priority. Thus, the packet exchange processing capability is improved.



COPYRIGHT: (C)1990, JPO& Japio

0 E

⑩ 日本国特許庁(JP)

① 符許出願公開

@ 公 開 特 許 公 報 (A) 平2-73747

fint, Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)3月13日

H 04 L 12/56 G 06 F 9/46

340 C

7056-5B 7830-5K

H 04 L 11/20

102 Z

審査請求 未請求 請求項の数 1 (全5頁)

母発明の名称

交換処理待ちキュー優先制御回路

②特 顧 昭63-225674

❷出 顧 昭63(1988)9月9日

個発明 者

鈴 木

晃 二

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

東京都港区芝5丁目33番1号

⑩出 顋 人 日本電気株式会社

⑫代 理 人 弁理士 井ノロ 審

明 細 4

1.発明の名称

交換処理待ちキュー優先制御回路 & 特許請求の範囲

8.発明の詳細な説明

(徴棄上の利用分野)

本発明はパケット交換機におけるデータ処理 方式に関し、特にパケットデータの交換処理の 優先制御方式に関する。

(従来の技術)

従来。複数の優先順位の異なるパケットデー タの交換処理を行うパケット交換機においては、 パケツトデータを格納するメモリ上に処理の優 先展位の異なるパケットデータでとに交換処理 待ちやユーを作成している。このため、メモリ 上のあらかじめ決められたエリアに待ちャユー の有無を示すフラグと、処理待ちキューの先頭 のキユーの格納アドレスを示すヘッドポインタ と、最終キユーの格納アドレスを示すテールポ インタとを処理待ちゃユーの礁類分だけ設け。 最終やユーを除くすべてのキューは次のキュー の格納アドレスがキュー内の先頭から数えて固 定番地となるあらかじめ決められたエリアに格 納する方式が採用されている。これにより、同 一の優先順位のパケットデータをキユーとして 速射している。

以上のような方式により、優先順位の高いパケットデータから順次、処理を実行する方式が 公知であつた。

(発明が解決しよりとする課題)

上述した従来の技術では、プロセサの実行するソフトゥエアにより処理符ちキューの優先順

交換処理符ちキュー優先制御回路を提供することにある。

(課題を解決するための手段)

本発明による交換処理待ちゃユー優先制御回路はメモリと、複数のハードウエアポインタャ ユーと、プロセサとを具備して構成したものである。

メモリは、加入者から転送されてきた多種類のパケットデータを、種類に応じて最も優先跟位の高いパケット交換処理から顧次降腹に交換処理の優先限の異なるデータごとに値々の交換処理待ちキューを格納するためのものである。

複数のハードウエアポインタキューは、パケットデータの交換処理符ちキューどとにパケットデータの先頭アドレスを設定するためのものである。

プロセサは、優先限位の高いパケットデータ に対応するハードウエアポインタキユーの内部 に格納されたアドレス情報を優先させて読出す よりに創御するためのものである。 位の高いものから脳次、チェックを行い、交換 処理を行つた後、さらにメモリ上のヘッドポイ ンタとフラグとの更新を行つている。このため、 上記の従来方式では、実際のパケットデータの 交換処理能力が低下するという欠点がある。

(実 ぬ 例)

次に、本発明について図面を参照して説明する。 る。

第1 図は本発明による交換処理符ちキー後先 制御回路の一実施例を示すプロック図である。

第1図において、1はプロセサ、2はメモリ、3~5はそれぞれハードウエアポインタキュー、6はプライオリテイエンコーダ、7はデコーダ、8はデータパス、9~13はそれぞれパケットデータ、14~18はそれぞれアドレス情報、23~25はそれぞれインパータ、32~34はそれぞれANDゲート、35は通信回線、36は回線制御回路、19~22、26~31はそれぞれ信号線である。

本契施例におけるパケット交換機は、プロセッサ1によりパケット交換処理を実行するものである。データ通信回線35から受信したパケットデータは、回線制御回路36の制御によりメモリ2に格納される。メモリ2の内部には、すてに受信してメモリ2に格納された第1のパ

特開平2-73747(3)

ケットデータ9。 第 2 のパケットデータ 1 0。 第 3 のパケットデータ 1 1。 第 4 のパケットデータ 1 7 ータ 1 2。 ならびに第 5 のパケットデータ 1 3 が示してある。

第1のパケットデータ9は最も交換処理の優 先度の高いパケットデータである。第2のパケ ットデータ10。ならびに第3のパケットデー タ11は、それぞれ第1のパケットデータ9の 次に処理優先度の高いパケットデータである。 第4のパケットデータ12、ならびに第5のパケットデータ13は、いずれも処理優先度の後 も低いパケットデータである。

フナストインフナストナウトメモリ(FIFO)を利用したハードウエナポインタキユー3は、 赴も処理俊先度の高い第1のパケントデータ9のメモリ2上の格納ナドレス * a * 14を格納している。ハードウエナポインタキユー4は2番目に交換処理後先度の高い第2のパケットデータ10、および第3のパケットデータ11のメモリ2内の格納ナドレス * b * 16 + 1

エアポインタキユー 4 . 5 の空き状態を表示する信号である。

ブライオリティエンコーダ6は、インパータ 23~25を介して入力される空を状態信号の うち、"1"となつている複数の信号のなかで 最も老番のポートに入力されている信号のポー ト番号をエンコードして出力する。

び° c° 15を格納している。ハードウエアポインタキュー5 は最も処理優先度の低い第4のパケットデータ12、および第5のパケットデータ13のメモリ2上の格納アドレス "m° 18 および "a° 17を格納している。

データパス 8 は、プロセサ 1 がメモリ 2 へ ア クセスするときに使用される。すなわち、デー タの書込み。 かよび説出し時にかける アクセス。 パードウエアポインタ キュー 3 ~ 5 へのアクセ ス。 ならびに回線 割 脚回路 3 6 へのアクセスの ときにデータパス 8 が利用される。

信号額19上のハードキュー書込み信号は、 プロセサ1がハードウエアポインタキュー3に 対して格納アドレスを書込むときに使用される。 同様に信号額20上のハードキュー書込み信号 は、ハードウエアポインタキュー4~5に対す る書込み時に使用される。信号額26上の空機 能信号はハードウエアポインター3の内容が空 であるか否かを表示する信号である。同様に信 号線27.28上の空き状態信号は、ハードウ

9~31上のハードキュー銃出し信号は。それ ぞれハードウエアポインタキュー3~5 に対す るデータの銃出し信号である。

次に、本実施例の動作について説明する。

データ通信回線35より受信されたデータは、 回線制御回路36の制御によりデータパス28 を経てメモリ2内に格納される。ひとつのパケ ットデータの受信が正常に終了すると。プロセ サ1は当餃パケットデータの制御部を見るとと により、データを送つてきた相手を知ることが でき、それをもとにして当故パケットデータの 処理優先度を知ることができる。該当する優先 度のハードウエアポインタキユーでは、パケツ トデータのメモリ2上の格納アドレスを書込む 処理が実行される。次に、プロセサ1はペケツ トデータの交換処理を行うに僻して、メモリ2 上のパケットデータの格納アドレスを知るため に、ハードウエアポインタキユーの銃取りを行 う。プロセサ1から信号観22上へハードキュ - 疣取り信号が出力されたとき、プライオリテ

特閒平2-73747 (4)

イエンコーダ 6。 およびデコーダ 7 の動作により、ハードキューの空を信号を出力していないハードウエアがインタキューのなかで最も優先履位の高いものの内容が観出される。 第1 図では、ハードウエアボインタキュー3のアドレス情報 *a *1 4 が読出され、アドレス情報 *a *に対応するメモリ2内の第1のパケットデータクの交換処理が行われ、所定の相手先に対して送出される模様を示している。

さらに、プロセサ1が交換処理を行うために ハードキューの観取りを行うと、ハードウエア ポインタキュー3は先の観取りにより空になつ ているので、ハードウエアポインタキュー4内 のアドレス情報"b"16が観出される。

以下、同様にして観出し、および交換処理が 練忍される。最も優先限位の低いハードウエア ポインタキユー5の読出しが当然、始後となる。 以上のように、処理の優先順位の高いパケット データがあれば、そのデータに対応するアドレ ス情報がまず読出される。このため、そのパケ ットデータの到策が時間的にみて最後であつて も、優先して処理される。

同一優先順位のパケットデータが複数ある協合 には、時間的にデータの到着が古いものから順 者に親出されて処理が実行される。

(発明の効果)

以上説明したように本発明は、複数の処理の 優先限位の異なるパケットデータの交換処理を 行うに際し、処理符ちキューの優先限位をフェー ボインタキューから統出されたアドレス情報を 元にして処理を行うことにより、自動的に優先 頭位に応じた処理が行なわれることになった。 カーの増加、または減少時のヘッドボインタ ユールボインタ、あるいはフラグなどの更新 ユールボインタ、あるいはフラグなどの更新 理ないは、カールになると云う効果がある。これにより、 処理は明らかに軽減されるため、本来のパケット交換処理能力が向上するという効果がある。。

4、図面の簡単な説明

第1図は、本発明による交換処理符ちキュー 優先割御回路の一実施例を示すプロック図である。

1 ~ プロセサ 2 ~ メモリ

3~5…ハードウエアポインタキュー

6 … プライオリテイエンコーダ

フーデコーダ 8 ーデータベス

9~13…パケントデータ

14~18…アドレス情報

23~25~1ンパータ

3 2 ~ 3 4 ··· A N D # - +

35…データ通信回線

36…回接制御回路

19~22.26~31… 信号線

存許出意人 日本電気株式会社

代理人 弁理士 井 ノ ロ 静

* 1 🗷

